(51)Int.Cl.

H03K 17/60 H01L 27/08 H03K 17/72

(21)Application number: 60-021815 (22)Date of filing:

08.02.1985

(71)Applicant: (72)Inventor:

NIPPON TELEGR & TELEPH CORP (NTT)

INABE YASUNOBU TANABE MASAAKI

(54) TRANSISTOR CIRCUIT

(57)Abstract:

PURPOSE: To decrease the conductive voltage over a wide range in a main current by activating the circuit that the conductive voltage corresponds to one stage of PN junction when the main current is small and the voltage corresponds to 2-stage's share when the main current is large.

CONSTITUTION: In the region where the main current IA is small, the potential difference between the emitter and collector of a transistor (TR) Q4 is small and a D3 is not conductive. On the other hand, when the main current IA is large and the potential difference IC4.yC4 between the emitter and collector of the TR Q4 is larger than the conductive voltage for one stage of PN junction, the diode D3 is conductive. The collector potential of NPN TRs Q5, Q6 in this state is both a value decreased by one stage of PN junction from the potential at a terminal T1 and equal to each other. That is, in the region where the IA is large, the conductive voltage of the entire switch corresponds to 2 stages of PN junction and it is smaller than a conventional example.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of

rejection

[Date of extinction of right]

Japanese Publication for Unexamined Patent Application No. 182327/1986 (Tokukaishou 61-182327)

The following is a partial English translation of exemplary portions of non-English language information that may be relevant to the issue of patentability of the claims of the present application.

Then, the current flows into the base of the NPN transistor Q_N , via a diode D_1 provided to give directional characteristic to the gate current, thereby turning on the transistor Q_N .

That way, I_G flows into the base of the transistor Q_6 , via the diode D_1 and R_4 or via a connection point of the base and emitter of the transistor Q_6 , thereby turning on the transistor Q_6 .

The base of the second transistor Q_5 is connected to a gate terminal T_3 , via a diode D2.

⑩ 日本国特許庁(IP)

11 特許出願公開

®公開特許公報(A)

昭61-182327

 動Int.CI.*
 識別記号
 庁内整理番号
 ④公開
 昭和61年(1986)8月15日

 H 03 K 17/80 H 03 K 17/72
 1 0 1 7105-51 7105-51 7105-51
 本請求
 本請求
 発明の数 1 (全 7頁)

劉発明の名称 トランジスタ回路

②特 頭 昭60-21815

②出 願 昭60(1985) 2月8日

母発明者 井鍋 泰寅 厦★市小野1830番min

② 発明 者 井鍋 泰 宜 厚木市小野1839番地 日本電信電話公社厚木電気通信研究

所内

② 発 明 者 田 辺 雅 秋 厚木市小野1839番地 日本電信電話公社厚木電気通信研究 所内

⑪出 願 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

70代 理 人 弁理士 高山 敏夫 外1名

明 細 智

1. 発明の名称

トランジスタ回路

2. 特許請求の範囲

(1) 解1の導電型の第1のトランジスタと、第2の導電型の第2、第3のトランジスタと、PN接合 第子とを具備し、前記の干に接続し、ために表すのコレクタとを接続によった。第2のトランジスタのコレクタとを接続し、前記の第1のトランジスタのコレクタとを接続し、第2のトランジスタのコレクタとを接続し、第3のトランジスタのスを接続し、第3のトランジスタのスを発し、第3のトランジスタのスを発し、第3のトランジスタのスを発し、第3のトランジスタのスを発し、第3のトランジスタのスを第2の主機子に接続したととを特徴にあるトランジスタの場所のであるトランジスタの場合。

(2) PN接合業子はダイオードであつて、該ダイオードの一端を前記第1のトランジスタのエミ

ッタに接続し、他端を解1のトランジスタのコレクタに接続したことを特徴とする特許指求の 範囲第1項記載のトランジスタ回路。

(3) PN接合素子は第1の導電型の第4のトラン

ジスタであつて、鉄第4のトランジスタのエミ ツタとベースとをそれぞれ前配第1のトランジ

スタのエミッタとコレクタとに接続し、第4の

トランジスタのコレクタを前記解3のトランジ スタのエミツタに接続したことを特徴とする特

許請求の範囲第1項記載のトランジスタ園路。

(4) PN接合案子は第1の講覧型の第5のトラン ジスタであつて、該第5のトランジスタのエミ

ッタとベースとをそれぞれ前配解1のトランジ

スタのエミツタとコレクタとに接続し、第5の

トランジスタのコレクタを前記第3のトランジ

スタのペースに接続したことを特徴とする特許

請求の範囲第1項記載のトランジスタ回路。 3.発明の詳細な説明

(産業上の利用分野)

本発明は導通電圧の小さいトランジスタ・ス

イッチに関するものである。 (発明の概要)

本発明はトランツスタ回路化かいて、第1の 導電超の第1のトランツスタと、第2の海電設 の第2、第3のトランツスタと、PN接の米子 とを具備し、前配の第1のトランツペータスと あのトランツスタのコレクタとを接続し、かトランツスタのコレクタクター、第2のトランツスタのコレクタクと第2のトランツスタのコレクタクと第2のトランツスタのベースをデックと第3のトランツスタのベースとを接続し、第3のトランツスタのベースとを接続し、第3のトランツスタンペースとを接続し、第3のトランツスタエミッタと第3のトランツスタエミッタと第1のトランツスタエミッタと第1のトランツスタエミッタと第1のトカにの解1の トランツスタのでは、アンタタ間に前配の トランツスタのでは、アンタタ間に前配の トランツスタのでは、アンタタ間に前配の アンツスタのがより、第3のトカーの解1の トランツスタのでは、アンタスタエ といるでは、アンタスタエ アンツスタのでは、アンタスタエ アンツスタのがよりにより、第3のトカーの解1の アンツスタン・アンタスタエ アンツスタン・アンタスタエ アンツスタン・アンタスタエ アンツスタン・アンタスタエ アンツスタン・アンタスタエ アンツスタン・アンタスタエ アンツスタン・アンタスター アンツスター アンツスタ

(従来投稿及び発明が解決しようとする問題点) 大道沈あるいは高電圧をスイッチング制御で き、しかも集積化が容易な中導体案子として、 従来より、PNPN4層構造の半導体スインチ がよく用いられている。第11図はこの権の半導 体スイッチの一例を示すものであり、関知のよ りに PNPNスイッチ Qiは 等価的に PNPトラ ンジスク QpとNPNトランジスタ Qn でもつて 表わすことができる。 第 11 図でスイッチ Qiをオ ンとするには、ゲート端子Taを介して図の外部 よりゲート駆動電流Igを供給する。すると、鮫 催蔗はゲート電流に方向性を与えるために設備 されたダイオードDsを渡つてNPNトランジス タQv のベースに混入し、トランジスタQu がオ ンとなる。これにより、QNのコレクタ催沈とし てPNPトランジスタQpのベース電流が流れ、 との結果、トランジスタQpがオンとなり、スイ ッチ Qi全体がオンとなつて、アノード端子 Tiを 介して図の外部から主電流IAが流入し、カソー ド端子Tzを介して図の外部へと流れ去る。これ 以降は Inの供給を停止しても Qpのコレクタ電 流としてQnのペース電流が供給されるので、ス イツチQiはオン状態を維持する。また、スイツ

チQ.を点弧するのに必要なゲート電流は、VGE/R, 以上であればよく、Iaに依存しない(ただし、 Vox は Qnのペース・エミッタ接合の導通電圧で あり、Riは抵抗Riの値である。)とこで、抵抗Ri はQnのコレクタ・エミッタ間の降伏電圧の低下 を助ぐために挿入されたものであり、とれによ り、スイッチがオフ状態にあるときに、 T_i - T_t 間の脳方向の耐圧を確保するととができる。以 下、抵抗 Re~ Re. Ri. Rib それぞれ対応する NPN トランジスタのCE簡耐圧を強保するためのも のである。一方、スイッチオフ時の逆方向耐圧 は、ダイォードDiヤPNPトランジスタQp,Qs のエミッタ・ベース間烽伏電圧を大きくすると とで確保する。また、このため Qp や Quは、いわ ゆるラテラル構造とする。従つて、たと允は Ri = 5 KΩ とすれば 100 mA の IA を 洗すのに (VgK ~ 0.8 V であるから) Ig は 0.3 mA もあればよ い。またスイッチQがオン時のTi~Ti間の電圧 (いわゆる、スイッチの洋通な圧)は、QnとQp がともに飽和状態にあることから、ほぼPN接

合 1 段分の導通電圧(\sim 0.8 $\rm V$) に等しく、元 分小さい値である。しかしたがら、第 11 図の構 成では上記のように、 $\rm Q_P$ と $\rm Q_N$ の間に正滑激動 作が存在するために、単に $\rm I_0$ を停止しただけで は $\rm I_A$ を停止することができず、 $\rm Q_I$ をオフにする には $\rm BO$ 分割的 な手段でもつて $\rm I_A$ の値を $\rm PNPN$ ズインテ $\rm Q_I$ のいわゆる 後待電流よりも小さい値 に低級することが必要である。

第12回はPNPNスイッチにおける上記の欠 点を除去するために提案された従来例である。

第12図にかいて、NPNト ランジスタ Qs, Qs とPNPトランジスタ Qsから成るスイッチをオ ンとするには、ゲート海子 Ts を介してゲート 電 祝 Ig を供給する。とれによつてダイオード Data ング Red るいはトランジスタ Qsのペース・エ・ ンタ接合を適つて Ig がトランジスタ Qsのペース に従入し、トランジスタ Qsのコレクタ電流として トランジスタ Qsのコレクタ電流として トランジスタ Qsのペース 電視が使れ、トランジスタ Qsのオーンとなる。トランジスタ Qsのコンスタ Qsのコンスタ Qsのコンスタ Qsのコンスタ Qsのコンクスタ Qson Qsのコンクスタ Qsのコンクスタ Qsのコンクスタ Qsのコンクスタ Qsのコンクスタ Qsのコンクスタ Qsのコンクスタ Qsのコ メ製化は、予めオン状態となつているトランシスタQを通つてトランジスタQのペースへと到り、これにより、スインテ金体がオンとなる。またトランジスタQ4〜Q4から成るスインチをオフとするにはゲート電視 Ig を停止するとけてよい。すなわちゲート電流 Ig を停止するととにより、トランジスタQはペース電流の供給が停止してオフとなり、これによりトランジスタQ4オフ→Q4オフとなつてスイッチ金体がオフとなる。

$$V_{on} = V_{BE_6} + I_{C_4} (r_{C_4} + r_{C_8})$$

= $V_{BE_4} + I_{C_6} \cdot r_{C_4}$

ただし

VBE1: Q1(1=4,6)のペーズ・エミッタ間導通電圧 *C1: Q1(1=4~6)のコレクタ飽和抵抗

くなる。

従つて、上式にかいて $r_{C_g}=0$ ($\because r_{C_g} \times I_{C_g}=0$) とかいてよく、結局

$$V_{on} \sim V_{BB_{\phi}} + \frac{r_{O_{\phi}} \cdot r_{O_{\phi}}}{r_{O_{\phi}} + r_{O_{\phi}}} I_{A}$$
 (1)

第11図の構成では、 $r_{C_g}=0$ Ω とかいたのと等値であるが、 Q_N と Q_P が一体化構造となつでいるので、 r_{C_g} と r_{C_g} は非常に小さい(通常、数요以下である。)。

つまり、第12回の構成では I_A に対する V_{on} の 依存性が大きく、 I_A が小さい領域では V_{on} がPN接合1度分の場通電圧と等しいが、 I_A が大きい 領域では V_{on} がPN接合2度分の導通電圧を框 えてしまりという欠点があつた。

第13図は、第12図における上記のごとき大竜

 I_{O1} : QIのコレクタ電流 一方、 $I_A=I_{O_4}+I_{O_4}$ で、しかも $V_{BZ_4}\sim V_{BZ_4}\sim 0.8~V$ であるので、結局

$$V_{on} \sim V_{BE_4} + \frac{(r_{C_4} + r_{C_5}) \cdot r_{C_4}}{r_{C_4} + r_{C_5} + r_{C_6}} \cdot I_A$$

となる。そして通常(無機化した場合には)NPNトランジスタはパーティカル構造であるので、促洗増価率が大きく(非動和状態のエミッタ委員 地域 増加率で30~200)、一方、PNPトランジスタはラテラル構造であるので電洗増価率は小さい(非動和状態のエミッタ接地電洗増価率で0.1~0.5)。

そして、一般に導電型の相異なる2個のトランジスタのコレクタを接続した場合には、そのコレクタの電位は、電流増編率の大きな方のトランジスタのエミツタ電位に近い値に設定されたがとれる。等に上記のように電流増編率の比が2行程の東以上となるとコレクタ電位は、電流増編率の大きな方のトランジスタのエミッタ電位に等し

機関級での欠点を除去することのできる従来機 成例であつて、NPNトランジスタ Qiと Qiでも つて、いわゆるダーリントン接続としたもので ある。(ことでダイオート Diはスイッチォフ時 に Ti - Ti間の逆方向前圧を強保するためのもの である。)

第13回の構成でスイッチをオンとするには、 グート場子 Tiを介して、ゲート電流 Io を供給する。これにより、NPNトランジスタ Qiがオンとなつて、トランジスタ Qiのエミッタ電流がトランジスタ Qiのペースへ流入し、トランジスタ Qib オンとなり、この結果、スイッチ金体がオンとなり、この結果、スイッチ金体がオンとなり、この結果、スイッチ金体がオンとなる。

スイツチをオフとするには、Ig の供給を停止 するだけでよい。 Ig の停止によりトラン ジスタ Qgのペース電流が停止してトラン ジスタ Qgがオ フとなり、この結果、トラン ジスタ Qgがオフと なり、スイツテ全体がオフ 秋麒となる。

さて、スイッチがオン状態にあるときのTi-Ti間の導通電圧は、トランジスタQxが飽和動作 て、トランジスタ Qzが非飽和動作であるので、 次式で与えられる。

 $V_{OR} = V_{D_1} + V_{BE_2} + I_{G_2} \cdot r_{G_2}$ $I_A = I_{C_2} + I_{G_2}$ $I_{G_4} = \beta_2 \cdot (I_{G_4} + I_{G_4})$

ただし

V_D, : ダイオード D_Iの 薄通電圧
V_{BEs}: Q_Iのペース・エミッタ間導通電圧
I_{Q1}, I_{Q2}: Q_I, Q_Iのコレクタ電流
r_{Q1}: Q_Iのコレクタ始和抵抗

β; : Q:のエミッタ接地電流増幅率

上式より

 $V_{0n} = V_{D_1} + V_{DE_2} + \frac{r_{C_2} \cdot (I_A - \beta_1 \cdot I_0)}{\beta_1 + 1}$ (2) 漁 常、 $\beta_1 \gg 1$ (たとえば 30 ~ 200) であり、 r_{O_2} は 数 10 Ω (たとえば 30 Ω) ア あり、 I_{G} は V_{DE_2} V_{E_2} V_{E_2} よ り も 大き 女 俊 (た と えば Q_1 0 ベース・エミック 月 瀬 瀬 強 旺 を、 V_{DE_2} と ナ 北 は V_{DE_2} = 0.8 V 、 V_{D_2} $V_$

提供するととを目的とする。

第1回のように構成することにより主電視IA が小さい領域ではトランジスタQeのエミンタ・ コレクタ間の電位差は小さく、ダイオードDeは 等過状態とならないので、スインチ全体の(Ti - Timo) 等通電圧を第12回のものと同じにす つまり、第13図の構成では、 I_A に対する V_{on} の依存性は小さくなつて、大電流領域でも V_{on} の値はほぼP N 接合 2 設分の 導通電圧でよい。しかしながら、接電便領域でも V_{on} はやはりP N接合 2 設分であり、第12図の構成よりも V_{on} が大きいという欠点があつた。

導通 電圧が大きい場合は装置全体に与える 直流電圧を大とする必要があり、 とのために 導通 電圧が小であることが 望まれる。

この種のスイッチ回路としては、 図路 構成が 簡単であるとと、 ゲートへの 信号が停止されれ ば、 とれによつて主端子間の 電應が停止される とと及び主端子間の 導通 電圧が小さいことが 選 まれるが、 これらの 要件を 同時に 満足する 図路 は 提案されていない。

(問題点を解決するための手段)

本発明は、これらの欠点を除去するために提 業されたもので、主電館 IAが小さい領域ではオ ン電圧(認通電圧)をPN接合1段分とし、大 きい領域では2段分としたトランジスタ回路を

ることができる。すなわち、ダイオードDaがオ フ状態であるので第12回の構成と電気的に等価 である。一方、主電流」が大きくなつてトラン シスタQ。のエミッタ・コレクタ間の電位差 Ic.・ ra. が P N接合1股分の導通選圧よりも大きい 護娘になると、ダイオードDaが導通状態となる。 この状態ではNPNトランジスタQeとQeのコレ クタの電位は、どちらもTi端子の電位からPN 接合1段分だけ下がつた値であつて、ほぼ等し いことから、第13回の構成と電気的には、ほぼ 毎価となる。すなわち、Iaが大きな領域では、 スイッチ全体の導通電圧はほぼPN接合2段分 の値となり、銀12図の従来例と比べて小さくす ることができる。たとえば rg. = 40 Ω のとき、 In. が20 mA 以上では D がオンとなつてスイッチ の導通 電圧が P N 接合 2 設分となる。一方、ス イッチオフ時には、逆方向耐圧は Daと Qaのエミ ッタ・コレクタ間の降伏覚圧を大きくすること で確保でき、順方向耐圧はトランジスタQoとQo のペース・コレクタ簡降伏電圧を大きくするこ

とで確保できる。

第2回は本発明の第2の実施列であつて、第 1図のダイオードDをPNPトランジスタQの エミッタ・ペース接合で進き換えるとともに、 Qのコンクタを端子Tへ接続したものである。 このように構成することにより、ズインチオン 時にはLaが大きな領域でT、T、T、関がトランジス タQ、T 組結されるので、第1回に比べてである。 スイッチオフ時のT、T、T、関の対圧を確保するに はトランジスタQ、Qの際代電圧を第1回と同 はトランシスタQ、Qの際代電圧を第1回の同様 によって、エミンタ間とペース・コレクタ間の関接 合の降伏電圧を大きくする。

解3回は本発明の解3の契約例であつて、 麻1回のダイオード Diを P N P トランジスタ Qaのエミッタ・ベース接合で設き 挟えるとともに、トランジスタ Qaのベースに接続したものである。 C ラナることにより、 Lo C 大電気製 気で トランジスタ

郷 5 図は 郷 1 図の構成を取方向化するのに して構成素子数を少なくするように工夫したも のである。すなわち、第 1 図のラテラルと、トランジ トランジスタ Q₄の 2 個分を P N P トランジスタ Qは一体化したものである。 ことで、トランジ スタQ₄は、たとえば無9 図のような構造により 実現できる。ただし第9 図で I は分離領域、 S は主表菌、 P₅~ P₁は P 形領域、 Nは N 形領域、 B₁はベース端子、 B₁と E₂はエミッタ端子、 C₂は セ北郎 5 図の B₁, E₁, C₂, E₄に対応する。 つま り第 5 図のスイックが 順方向で オン 動作する と をには、 D₂ の Q₄を J か Q₄がオンとなる。と Qaがメンとなるとトランジスタ Qaのコレクタ電流によつてトランジスタ Qaのペース電流が増大し、その分だけトランジスタ Qaのコレクタ電流が増大ける。とれは幾臂すれば、スインテの導通電圧 Von が低減することになる。(何となれば、前配例式で示したように Von は Laの 1 次関数で乗わされ、かつその係数が正であるからである。)

第4図は第12,13,第1,第2,第3図の構成によるトランジスタ・スインチの Vonと IA の 関係を実験により次めた結果である。

のときトランツスタQd Eがエミッタ、Bがべ ース、Cがコレクタとして動作する。また正は 鎖2のコレクタとして動作する。従つて、IAの 一部が第2コレクタ電流としてパイパスされる 分だけ、第1図と比較してVon-IA特性が改善 できる。またスイッチが逆方向でオン動作する ときは、Dí、Qí、QíかよびQiがオンとなる。た だしこの時は、 E.がエミッタとなり、 E.が 第 2 コレクタとなる。(第9図がラテラル構造であ るためにEとEを入れ替えてもトランジスタの 電気的特性は変わらないのである。)第5回に おいて、NPNトランジスタ Qiと Qiあるいは Qi とQiを、それぞれ一体化して、さらに素子数を 低波するととも可能である。とのとき、これら のトランジスタはたとまば第8回に示したよう な構造で実現できる。 第 8 図で I は分離領域、 8 は主表面、N.~ N.は N 形領域、P.とP.は P 形 領域、 Ciはコレクタ端子、 Biと Biはペース端子、 E.と E.はエミッタ端子であつて、それぞれ第5 図に示した Ci, Bi, Bi, Eiおよび Eiに対応する。

第6図は第8図の構成を双方向化するのに際 して、構成案子数を少なくするように工夫した ものである。すなわち、第1回のPNPトラン シスタ Q1の 2 個分を第 6 図では 1 個の P N P ト ランジスタOoでもつて実現している。これは集 横化した場合にPNPトランジスタがラテラル 構造であるので、エミッタとコレクタとを入れ 替えても電気的特性が変わらないということを 利用している。その他の回路要素については第 5回のものと同じである。

第7図は第3図の構成を双方向化するのに膜 して回路架子数を低減するように工夫したもの である。すなわち、毎3凶のPNPトランジス タQaの2個分を無7図ではPNPトランジスタ Qioに一体化したものであつて、Qioはたとえば 鮮10 図に示したような構成で実現できる。 餌10 図で「は分離領域、Sは主表面、NはN形領域、 Pa~ Paは P 形領域、 Baはペース 雄子、 Caと Caは コレクタ端子、ErとErはエミッタ端子であつて、 Ba, Ca, Ca, Ea かよび Eaは、それぞれ 第7回中

第1 図乃至第3 図及び第5 図乃至第7 図は夫 央本福明のトランジスタ回路の実施例、領4図 は従来団路と本発明による回路との特性の比較 を示す図、第8図乃至第10回は本発明に適用で きる集積化トランジスタの模擬断面形状、第11 図は従来のPNPNスイッチの等価回路図、無 12 図及び第13 図は従来のトランジスタ回路の回 路図を示す。

Qp Qn , Qi ~ Qie , Qi , Qi トランジスタ R,~ R., Rí, Rí... 抵抗 T₁~ T₂, B₁~ B₂, C₁~ C₄, E₇~ E₈… 如子 I . N.~ N. . P.~ P. 領域

に示した Ba, Ca, Ca, Eaおよび Eaと対応する。 すなわち、スイッチが順方向でオンとなる(Dz, Q. Q. Q.がオンとなる)ときは、E.がエミッ タ、 B,がペース、 C,がコレクタとして動作する。 このとき Eaは 第2のコレクタとして動作し、こ れにより主電流IAの一部分がバイバスされる分 だけ第7回のVon-IA 特性は第3回のものより も改善される。スイッチが逆方向でオンとなる (Dí, Qí, Qí, Q,がオンとなる)ときは、Esが エミツタ、 Baがペース、 Caがコレクタ、 Eaが網 2のコレクタとして動作する。その他の回路要 素については第5図のものと同じである。 (発明の効果)

以上説明したように、本発明によるトランジ スタ・スイッチ回路によれば、主電流が小さい 領域では導通常圧はPN接合1度分であり、大 きい領域では2数分となるように動作するので、 主電洗の広い範囲にわたつて導通電圧を小さく できるという効果を有するものである。

4. 図面の簡単な説明





